(19)日本国特許庁 (JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号

特表平10-502493

(43)公表日 平成10年(1998)3月3日


(51)Int.Cl. <sup>a</sup> H 0 1 L 27/00 25/065 25/07 25/18	識別記号 301	庁内整理番号 9544-4M 7220-4E	FI H01L	27/00 25/08	3 0 1 B B	
---	-------------	------------------------------	------------	----------------	--------------	--

25/18					
		審査請求	未請求	予備審査請求 本	官 (全17頁)
(32)優先日 (33)優先権主張国 (81)指定国	EP(AT, BE, CH, DE, GB, GR, IE, IT, LU, M		ドイツは ヘン 1 2 ヒユー: ドイツは ハム ノ	レス アクチエング 連邦共和国 デーー フイツテルスパツト プナー、ホルガー 連邦共和国 デーー Nムスターヴエーク 富村 潔	-80333 ミユン :アープラツツ -85598 パルト

### (54) 【発明の名称】 三次元回路装置の製造方法

#### (57)【要約】

三次元回路装置の製造に、その互いに対面する境界面(22、27)の領域内にデバイスを有する2つの基板(2、16)を上下に積み重ねる。基板(21、26)をこれらの境界面(22、27)を介して互いに固く接合する。引続き一方の基板21を裏側212から薄層化し、裏側接触部213を備え、その際もう一方の基板26は安定化支持板の作用をする。



### 【特許請求の範囲】

1. 第1の主面(12)の領域内に第1の接触部(14)を有する少なくとも 1つの第1のデバイスを備えた第1の基板(11)、及び第2の主面(17)の 領域内に第2の接触部(19)を有する少なくとも1つの第2のデバイスを備え た第2の基板(16)を積層体に接合し、第1の主面(12)が第2の主面(17)に対面し、少なくとも第1の接触部(14)及び第2の接触部(19)が互いに対面するようにし、

主面(12、17)の少なくとも一方が接着層(111)を備え、この層を介して第1の基板(11)及び第2の基板(16)を互いに固く接合し、

基板(11)の少なくとも1つに電気的接続端子(112)を備え、

第1の基板(21)を第1の主面(12)に対向する裏側(212)から薄層化し、その際第2の基板(26)が安定化する支持板の作用をし、

裏側(212)内に第1のデバイスに対して接触孔を開け、裏側接触部(213)を設ける

ことを特徴とする三次元回路装置の製造方法。

2. 主面(12)の少なくとも1つに金属面(15)を施し、

接着層(111)として金属面(15)上にろう金属を施し、

この金属面 (15) を加熱により他の基板 (16) の隣接する主面 (17) と ろう接する

ことを特徴とする請求項1記載の方法。

- 3. 金属面としてタングステン又はニッケルを、またろう金属としてガリウム 又はインジウムを使用することを特徴とする請求項2記載の方法。
- 4. それぞれ前記の金属面 (15) の1つに隣接する補助金属面 (110) をそれぞれ他の基板 (16) の主面 (17) 上に施し、

前記の金属面(15)を隣接する補助金属面(110)とろう接する

ことを特徴とする請求項2記載の方法。

5. 互いに隣接する主面の領域内で互いに対面することのない第1の基板及び 第2の基板内の接触部を電気的に接続するために、少なくとも1つの金属面を両 方の接触部間の導電路となるように形成することを特徴とする請求項2乃至4の 1つに記載の方法。

6. 裏側接触部の形成後の第1の基板(21)及び第2の基板(26)からなる積層体を接合して、第3の主面の領域内に少なくとも第3の接触部(217)を有する第3のデバイスを有する第3の基板と第3の主面(215)が裏側(212)と対面するようにし、

少なくとも裏側又は第3の主面(215)に接着層(218)を備え、これを介して第3の基板(214)を積層体(21、26)と固く接合することを特徴とする請求項1乃至5の1つに記載の方法。

7. 第1の基板 (21) 及び第2の基板 (26) からなる積層体を第1の基板 (21′) 及び第2の基板 (26′) からなる対応する基板 (26′) と接合して、裏側 (212、212′) が互いに対面し裏側接触部 (213、213′) 間に電気的接続が生じるように継ぎ合わせ、

裏側(212、212′)の少なくとも一方に両積層体(21、26;21′ 26′)が互いに固く接合されるように接着層(221)を施す ことを特徴とする請求項1乃至5の1つに記載の方法。

### 【発明の詳細な説明】

#### 三次元回路装置の製造方法

集積回路を複数の面に上下に積み重ねて互いに接続する半導体回路の設計は益々盛んになってきている。特にその際種々の技術を用いた集積回路が組合わされている。

特に実装密度を高めて接続路を短縮するため、このような種々の集積回路の積層体は1つのチップ容器内にまとめられる。その際異なる基板材料からなることのできる及び/又は異なる技術で形成可能である集積回路を含む基板はそれぞれ10μm以下まで薄く研磨され、積層体(スタックともいわれる)として配設される。基板を通して垂直方向に接触部が形成される。このようなデバイスの積層体は外観上は新規の半導体モジュールと見られている。この積層体は機能性を高められているにも拘らず標準容器内に接続端子数を減らして実現可能である。

ワイ・ハヤシその他による「Symp.onVLSITechn.」(1990)、第95~96頁から、三次元回路の組立てに集積回路を含む前面を有する基板を安定化する支持板上に貼付けることが知られている。引続きこの基板は裏側から $10\mu$ m以下に薄く研磨される。裏側内で接触化のために積層体内で 隣接する基板内に大面積のくぼみを形成し、Au/In合金で満たす。この基板は隣接する基板上に積層され、その結果第1の基板の裏側は第2の基板の集積回路を含む前面に隣接することになる。第2の基板の前面内にはタングステンのピンが配設されており、それらはAu/In合金で満たされたくぽみ内に浸漬され、それにより垂直な接触部が隣接する基板の間に形成される。両方の基板の機械的接合には接着層としてポリイミド層が使用される。

引続き安定化用支持板は、経費を要しかつ危険を伴なう処理工程で再び除去されなければならない。

本発明の課題は、損傷の恐れのある支持板の除去を回避して三次元回路装置を 製造する方法を提供することにある。

この課題は本発明によれば請求項1に記載の方法により解決される。本発明の

他の実施態様は従属請求項に記載されている。

この場合"基板"とは、特に半導体物質からなりマイクロエレクトロニクス回路パターン及び/又はオプトエレクトロニクス構成素子及び/又はセンサ構成素子を含むウェハ基板に対しても、また個々のデバイス、オプトエレクトロニクス構成素子、センサ構成素子又はそれに類するものに対しても使用されるものである。

また"デバイス"とは、マイクロエレクトロニクス回路パターン及び/又はオプトエレクトロニクス構成素子及び/又はセンサ構成素子又はそれに類するものに使用されるものである。

半導体技術分野においてウェハ基板内には多くの場合多数のデバイスが同時に 製造される。その際これらのデバイスはウェハ基板の主面内に形成される。その 際ウェハ基板の大部分は利用されないままであり、機械的安定化の作用をするに 過ぎない。デバイスの典型的な深さは 5 μ m である。

本発明方法では三次元回路装置は少なくとも2つの隣合う基板を両方の基板の デバイスを含む主面が互いに対面するように上下に積み重ねて形成される。両基 板間の電気的接続はそれぞれ互いに対面する接続すべきデバイスの接触部を介し て直接行われる。従ってこの方法では積層体に組立てる前に基板の一方を薄層化 する必要はない。従って安定化のための支持板を能動的デバイスを含む主面上に 貼付ける必要もなくなる。

2つ以上のデバイス面を有する三次元回路装置の組立ての場合基板の一方を薄層化し、裏側接触部を備えなければならない。その際本発明方法では薄層化すべき基板と固く接合されるもう一方の基板が安定化する支持板の作用をする。

2つ以上のデバイス面を有する一層複雑な三次元回路装置の組立てのため、薄層化後及び裏側接触部をデバイスを含むもう1つの基板の主面上に形成後に積層し、それにより堅固に接合することは本発明の枠内にある。

或は本発明により形成された2つの基板からなる積層体をもう1つの本発明により形成された2つの基板からなる積層体と組み合わせることも可能であり、その際それぞれ薄層化された積層体の主面は裏側接触部と対面する。その際垂直な電気的接続部は対面する接触部を介して形成される。

本発明方法では隣接する基板間の機械的接続は接着層を介して行われる。接着層としては電気的に接続すべき接触部が対面するように形成された例えばポリイミド層が適している。

有利には隣接する基板間の機械的接合は接着層としてろう金属が施される金属面を介して形成される。加熱によりこれらの金属面は更に他の基板の隣接する主面とろう接される。

その際各基板内で対面する接触部は同様に互いにろう接可能である。

隣接する基板を固く接合するために金属面を使用した場合の大きな利点は、それにより三次元回路装置内の実装密度を高めたために増大するエネルギー損失熱の補助的な搬出が保証されることにある。更に金属面を直接対面しない隣接する基板内の接触部間の導電路として使用できるように形成することもできる。このようにして垂直な接触部は直接対面しないこのような接触部間にも形成可能である。

金属面及びろう金属に適した材料を選択することによりろう接の際にろう金属の融点、三次元回路装置の作動温度及び回路装置の更なる処理化の際に生じる温度よりもその融点が高い合金を得ることができる。従って別の処理工程の際に堅固な接合が溶解することは回避される。その際金属面としてタングステン又はニッケル、またろう金属としてガリウム又はインジウムを使用することは本発明の枠内にある。

本発明を実施例及び図面に基づき以下に詳述する。

図1はウェハ基板で接合されている個々のデバイスの断面を示すものである。 図2は金属面を介して互いに接合されている2つのウェハ基板の断面を示すも のである。

図3はウェハ基板を薄く研磨した後に金属面を介して互いに接合されている2つのウェハ基板の断面を示すものである。

図4は3つのデバイス面を有する三次元回路装置の断面を示すものである。

図5は4つのデバイス面を有する三次元回路装置の断面を示すものである。

例えば単結晶シリコン又はIII-V族半導体からなる半導体ウェハである第 1の基板11(図1参照)はマイクロエレクトロニクス回路又はオプトエレクト ロニクス構成素子又はセンサ構成素子の構成要素である回路パターンを含んでいる。図1には詳細には示されていないこれらの回路パターンは絶縁材料、例えば SiO2により第1の基板11に対して絶縁されている(図示せず)少なくとも 第1の金属化面13を含んでいる。第1の接触部14は第1の主面12から第1の金属化面13に延びている。第1の主面12上に例えばタングステンからなる 第1の金属面15が配設されており、これは例えば全面的CVD析出及び引続いてのタングステン層のパターン化により形成される。

例えば別個のデバイスである第2の基板16は第2の主面17の領域内にマイクロエレクトロニクス回路又はオプトエレクトロニクス構成素子又はセンサ構成素子の構成要素である回路パターンを含んでいる。これらの回路パターン(図1には詳細には示されていない)は、絶縁材料例えばSiOzにより第2の基板16に対して絶縁されている(図示せず)少なくとも1つの第2の金属化面18を含んでいる。この第2の金属化面18上に第2の主面17に通じる第2の接触部19が延びている。第2の主面上には例えば全面的スパッタリング及び引続いてのニッケル層のパターン化により形成される第2の金属面110が配設されている。

第1の基板11と第2の基板16は、第1の主面12と第2の主面17が対面 するように接合される。第1の金属面15と第2の金属面110の間にはろう金 属層111が施される。ろう金属層111は第1の接触部14と第2の接触部1 9上にも施される。

ろう金属層 1 1 1 として例えばガリウムが使用される。ろう金属層 1 1 1 の層厚はろう接後のニッケル中のガリウムの分量が 2 5 重量%以下に保たれるように調整すると有利である。従ってろう接の際に生じる合金は 1 2 0 0  $\mathbb C$ 以上の融点を有する。  $1\sim 2\,\mu$  mの範囲の金属面の厚さの場合ろう金属層 1 1 1 の層厚は最高で 0 .  $5\,\mu$  m である。

装置を約100℃に加熱すると、ろう金属層111は溶融し、第1の金属面1 5を第2の金属面110とろう接することになる。

第1の基板11は半導体ウェハであるが、しかし第2の基板16は別個のデバイスであるので、第1の基板11の第1の主面12上の第1の金属化面13の上

に接続端子112を形成することができる。それには第1の主面12内に接触孔を開け、端子接触部113を備える。

両基板 1 1、16を接合した後第2の基板 16を第2の主面 17に対向する主面で薄層化する(図示せず)。その際第1の基板 11は安定化する支持板の作用をする。

第1の基板11と第2の基板16を接合する前にそれぞれ基板11、16内の 回路パターンをテストし、それぞれの機能を持つ回路パターンをまとめると有利 である。それにより三次元集積回路装置の製造の際の歩留りは効果的に増大され る。

例えば単結晶シリコン又はIII-V族半導体からなる半導体ウェハである第1の基板21 (図2参照)は、第1の主面22の領域内にマイクロエレクトロニクス回路又はオプトエレクトロニクス構成素子又はセンサ構成素子の構成要素である回路パターンを含んでいる。これらの回路パターン(図2には詳細には示されていない)は少なくとも絶縁材料、例えばSiO₂(図示せず)により第1の基板21に対して絶縁されている第1の金属化面23を含んでいる。この第1の金属化面23上に第1の主面22から第1の接触部24が延びている。第1の主面22上に例えばタングステンの全面的CVD析出及び引続いてのパターン化により形成される第1の金属面25が配設されている。

例えば単結晶シリコン又はIII-V族半導体からなる半導体ウェハである第2の基板26は、第2の主面27の領域内にマイクロエレクトロニクス回路又はオプトエレクトロニクス構成素子又はセンサ構成素子の構成要素である回路パターンを含んでいる。図2には詳細には示されていないこれらの回路パターンは絶縁材料、例えばSiO2(図示せず)により第2の基板26に対して絶縁されている少なくとも第2の金属化面28を含んでいる。第2の主面27から第2の接触部29が第2の金属化面28上に延びている。第2の主面27上には例えばCVD析出及び引続いてのニッケル層のパターン化により形成される金属面210が配設されている。

第1の基板21及び第2の基板26は第1の金属面25が第2の金属面210 と対面し、第1の接触部24が第2の接触部29と対面するように接合される。 金属面25、210と接触部24、29との間に例えばガリウム又はインジウムからなるろう金属層211が施される。それらの層厚は図1に示されているように互いに調整される。この装置を約200℃に加熱することにより金属面25、210及び接触部24、29は互いにろう接される。接触部24、29を介して第1の基板21と第2の基板26内の回路パターン間に電気的接続が形成され、ろう接された金属面25、210を介して両基板間に固い機械的接合が形成される。金属面25、210は同時に高い実装密度によるかなりのエネルギー損失熱の搬出を保証する。

第1の基板21及び第2の基板26から形成される積層体に他のデバイス面を付加する前に、基板21、26の一方を薄層化しなければならない。それには第1の主面22に対向する裏側212で第1の基板21の厚さが5~20μm、有利には10μmになるまで第1の基板21を薄く研磨する(図3参照)。この薄層研磨の際第2の基板26は安定化支持板の作用をする。

裏側212から裏側接触部213を第1の金属化面23上に形成する。そこに接触孔をエッチングし、これを例えばタングステンからなる金属化物で満たす。

第1の基板21及び第2の基板26から形成される積層体は引続き第3の基板214と接合される(図4参照)。例えば単結晶シリコン又はIIIーV族半導体からなる第3の基板214はマイクロエレクトロニクス回路又はオプトエレクトロニクス構成素子又はセンサ構成素子の構成部材である回路パターンを含んでいる。図4には詳細には示されていないこれらの回路パターンは絶縁材料、例えばSiOz(図示せず)により第3の基板214に対して絶縁されている第3の金属化面216を含んでいる。第3の主面215から第3の接触部217は第3の金属化面216上に延びている。

第3の基板214を第1の基板21及び第2の基板26から形成されている積層体が第3の主面215が第1の基板21の裏側212に対面するように接合する。その際第3の接触部217は第1の基板21の裏側接触部213と対面する。第3の接触部217及び裏側接触部213の外側に例えばポリイミドからなる接着層218を施し、この層を介して第3の基板214は第1の基板21と固く接合される。第3の接触部217及び裏側接触部213は接触部が直接互いに対

面

することにより電気的に互いに接続される。

第3の基板214を第3の主面215に対向する裏側219から5~20μm、有利には10μmに薄く研磨する。その際再び第2の基板26は安定化支持板の作用をする。引続き裏側219の裏側接触部220を第3の金属化面216上に形成する。裏側接触部220は三次元回路装置に対する接続端子として使用しても又はもう1つの接合すべきデバイス面に対する垂直接触部として使用してもよい。

第3の基板214との代わりに、第1の基板21及び第2の基板26から形成された積層体は第1の金属化面23′、第1の主面22′、第1の接触部24′及び第1の金属面25′を有する第1の基板21′並びに第2の主面27′、第2の金属化面28′、第2の接触部29′及び第2の金属面210′を有する第2の基板26′を含んでいる第2の積層体と固く接合される(図5参照)。その際第1の基板21′及び第2の基板26′は第1の基板21及び第2の基板26に対応して組立れられている。本発明方法により図2をもとにして第1の基板21及び第2の基板26′はろう金属層211′を介して互いに固く接合されている。同様に接触部24′及び29′はろう金属層211′を介して互いに固く按合されている。同様に接触部24′及び29′はろう金属層211′を介して互いに固くかつ電気的に接続されている。

第1の基板21′を図3をもとにして第1の基板21に関して説明したように第1の主面22′に対向する裏側212′から薄く研磨する。引続き裏側212′から裏側接触部213′を第1の金属化面23′上に形成する。ほぼ対応する両積層体21、26と21′26′を例えばポリイミドからなる接着層221を介して互いに固く接合する。その際裏側212及び212′並びに裏側接触部213、213′は互いに対面する。裏側接触部213、213′間の電気的接続は例えばその間に配設されている例えばろう金属からなる金属面222により形成される。或は積層体21、26及び21′、26′も金属面及びろう金属を介して互いに接続可能である。

図5をもとにして記載された4つのウェハ基板を有する積層体から出発して図 3及び図4又は図5をもとにして記載された処理工程を連続して実施することに


より、更に任意の多数のデバイス面を有する三次元回路装置を形成することができる。

本発明方法では基板をそれらの全層厚で接合するので、薄層研磨処理のために 付加的に支持板を貼付することを必要としないことは本発明方法にとって重要で ある。シリコン処理技術ではウェハ基板は約650μmの厚さを有する。

接合される基板は薄層化されないので、基板の裏側を介しての調整は不可能である。しかし接合すべき基板の主面は対応する接触部又は金属面が互いに対面するように相互に調整されなければならない。それにはスプリットーフィールドーマイクロスコープを使用すると有利である。このようなスプリットーフィールドーマイクロスコープ内で互いに調整すべき基板は高度の精密技術で約15cmの間隔で配設される。両方の基板間にプリズムを挿入し、それにより両方の基板表面の像を作成する。これらの基板表面は像が一致するように互いに調整される。調整工程の終了後プリズムを取り出し、基板を精密技術により接合する。本発明方法は市販のスプリットーフィールドーマイクロスコープで検査された。使用されたジュス社製のスプリットーフィールドーマイクロスコープは3μmの調整精度でウェハ基板を調整することができた。


【図1】

FIG 1




【図2】


FIG 2




【図3】



【図4】



【図5】



# 【国際調査報告】

	INTERNATIONAL SEARCH	REPORT	Inter. and Appli	cainn No
PCT/DE 95.			/00857	
A. CLASS IPC 6	FICATION OF SUBJECT MATTER H01L21/98 H01L25/065			
	n international Patent Cassification (IPC) or to both national classic SEARCHED	fication and IPC		<del></del>
IPC 6	ocumentation scarched (classification system followed by classificati HOIL	on symbols)		· · · · · · · · · · · · · · · · · · ·
Documentat	tion searched ofter than minimum documentation to the extent that i	such documents are in	chaded in the fields se	arched
Electronic d	ate best consulted during the international search (name of data bas	t and, where practical	, searth terms used)	
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT	•		
Category*	Citation of document, with indication, where appropriate, of the re	levani passages		Relevant to claim No.
Y	EP,A,O 531 723 (IBN) 17 March 1993 see claims 1,3,20; figure 3I			1
A	see Claims 1,3,20, 11gare 31			6,7
Y	EP,A,O 238 089 (FUJITSU) 23 September 1987			1
A	see claim 9; figure 3			6,7
A	GB,A,1 304 591 (ARBEITSSTELLE MOLEKULARELEKTRONIK) 24 January see column 2, line 27 - line 30; see column 2, line 56 - line 52	1973 figure 6		1,2,5
	_	·/ <b>-</b> -		
X Port	her documents are listed in the continuation of box C.	X Patent famil;	members are listed is	anper.
"A" docume consider a filting of the citation	ent defining the general state of the art which is not seried to be of paracular relevance document but published on or after the international date.  ent which may throw doubts on priority distinct) or is cited to establish the publication date of another or other special reason (as specified) ent referring to an oral dischoure, use, exhibition or means.	cited to understa invention.  'X' document of part cannot be consid- involve an inven- 'Y' document of part cannot be consid- document is con-	and not in coefficit with and the principle or the circular relevance; the c circul nowed or commo! tive step when the doc circular relevance; the c circular relevance; the c ricular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the circular relevance; the	is the application but tony underlying the defined invention be considered to turned in taken alone latened invention was we step when the we other such decay a to a person skilled
Date of the	actual completion of the international search	Date of mailing o	f the international sca	rch report
2	2 September 1995		2 7. 09. 9.	5
Name and i	mailing address of the ISA  European Patent Office, P.B. 581 t Patentiaan 2  NL - 2210 HV Rijavije Tel. (+ 31-70) 340-2040, Tz. 31 651 epo ni, Pax (+ 31-70) 340-3016	Authorized office	_	
Poss PCT/ISA	(210 (Statum) sheet) (July 1992)			

# INTERNATIONAL SEARCH REPORT

PCT/DE 95/00857

		PCT/DE 95/00857
	DOCUMENTS CONSIDERED TO BE RELEVANT	
Category *	Cisson of document, with industion, where appropriate, of the relevant passages	Relevant to claim No.
	1990 SYMP. VLSI TECHNOLOGY, 4 June 1990, HONOLULU pages 95 - 96 Y. HAYASHI ET AL. 'fabrication of three-dimensional ic using "cumulatively bonded ic" (cubic) technology' cited in the application see figure 1	1,3
	•	
		Į.
		į
		4
	·	·
		. [
		1
		)
		1
		·
•		

### INTERNATIONAL SEARCH REPORT

toformation on patent family members

Inter and Application No PCT/DE 95/09857

Patent document cited in search report	Publication date	Patent family member(s)		Publication date	
EP-A-0531723	17-03-93	US-A-	5202754	13-04-93	
		JP-A- US-A-	5198738 5270261	06-08-93 14-12-93	
EP-A-0238089	23-09-87	JP-C-	1709516	11-11-92	
		JP-B-	3074508	27-11-91	
		JP-A-	62219954	28-09-87	
		JP-A-	62272556	26-11-87	
		DE-A-	3778944	17-06-92	
		US-A-	4939568	03-07-90	
GB-A-1304591	24-01-73	NONE		<i>(</i>	

Form PCT/ISA/218 (patent family sores) (July 1992)